基于可配置DSP处理器和硬件加速模块的多标準视频编码器
ART/056CP
20090201 - 20100531
12500
赵盛章博士
1. Configurable multi-standard AVS (AVS 1.0 and AVS-S) video encoder system design
a. Programmable DSP-based architecture design with optimization in software &
hardware partitioning DSP-based software + RTL code in FPGA)
b. AVS 1.0 Profile high definition video encoder
c. AVS-S video encoder
2. Fully verified RTL code in FPGA on a high performance DSP-based FPGA Emulation
Platform for customer testing and integration.
3. One patent related to architecture and RTL code implementation
4. A report on the open-source multiple DSP encoder architecture designs with performance analysis comparing to the Tensilica solution. The report will include:
1) Analyze and select the most cost effective open-source DSP for this study.
2) Investigate the partition of the encoder codebase for multiple DSPs in order to achieve concurrency.
3) System Block Diagram of an open-source architecture that can achieve similar performance.
4) Performance comparison of the proposed open-source architecture with the Tensilica design in terms of system clock cycles, data through-put and latency.
5) Analysis of the encoder code-base using this open-source architecture (including DSP simulator) to get an estimated performance for comparison.
6) Trade-offs between these architectures.
科锐香港有限公司
广州视源电子科技有限公司
海信电器股份有限公司
广景科技有限公司
深圳利科达光电有限公司
上海高意雷射技术有限公司
深圳雅图科技有限公司 [赞助机构]
深圳市新超亮特种显示设备有限公司
舜宇光学科技(集团)有限公司
雅力电子有限公司
伟志电子有限公司
此项目提出一种基于可配置DSP处理器(Tensilica DSP)和硬件加速模块的多标準视频编码器解决方案。由于出色的运算能力和可编程性,DSP 被广泛地应用于音视频处理器，它比一般的处理器效率高40-50%。可配置ＤＳＰ处理器又可以使整个系统根据具体的应用进行最有效率的扩展和精简，另外高效率的硬件模块可以使整个系统的效率、功耗和面积达到最优的状态。 此项目的目标是开发出一种基于可配置/可扩展嵌入式DSP核和硬件加速器的视频编码器，此编码器可以通过软件配置出AVS 1.0 或者AVS-S编码器。在这个项目中，我们会通过FPGA开发平台来验证这个解决放案的DSP软件和FPGA硬件IP。另外，在这个项目中ASTRI会和香港本地大学紧密合作（延续早先的在视频研究领域的合作）共同开发系统的软硬件框架和关键算法模块。